Поиск
Закладки
Озвучивание недоступно Озвучить книгу
Изменить режим чтения
Изменить размер шрифта
Оглавление
Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.
Проектируем на VHDL

Часть 1. Концепции проектирования цифровых систем

Предыдущая страница

Следующая страница

Часть 1. Концепции проектирования цифровых систем
На предыдущую главу Предыдущая глава
оглавление
Следующая глава На следующую главу

Оглавление

Часть 1. Концепции проектирования цифровых систем-
Глава 1. Современные методологии проектирования цифровых систем
1.1. Языки описания аппаратуры
1.2. Почему стоит использовать VHDL?
1.3. Иерархия проекта на VHDL
1.4. Описание электронных компонентов
1.5. Абстракции языка VHDL (VHDL language abstractions)
1.6. Процесс проектирования с использованием VHDL
1.7. Верификация проекта
1.8. Процесс синтеза с использованием VHDL (VHDL Synthesis)
1.9. Другие языки описания аппаратуры
1.9.1. Verilog HDL
1.9.2. ABEL
1.9.3. AHDL
1.9.4. CUPL
1.9.5. PALASM
1.10. Cистемы проектирования на языках описания аппаратуры
Глава 2. Фундаментальные концепции языка VHDL
2.1. Моделирование цифровых систем
2.2. Области и уровни построения моделей
2.3. Интерфейс и архитектура
2.4. Поведенческое архитектурное тело
2.5. Структурное архитектурное тело
2.6. Смешанные структурно-поведенческие модели
2.7. Тесты
2.8. Анализ, уточнение и исполнение моделей
Глава 3. Краткое описание языка VHDL
3.1. Ресурсы VHDL как программной системы
3.2. Краткое описание синтаксиса языка VHDL
3.3. Последовательные операторы VHDL
3.4. Параллельные операторы VHDL
3.5. Модели задержек на VHDL
3.6. Атрибуты
3.7. Функции и процедуры
3.8. Пакеты и конфигурации
3.9. Стили проектирования на VHDL
3.10. Структура программы моделирования на VHDL
3.11. Стандарты языка VHDL и другие стандарты EDA
3.11.1. Стандарты языка VHDL разработанные и разрабатываемые в IEEE
3.11.2. Другие стандарты автоматизации проектирования в электронике (ELECTRONIC DESIGN AUTOMATION-EDA)
Данный блок поддерживает скрол*